阵列基板、显示装置和阵列基板的制作方法
专利名称阵列基板、显示装置和阵列基板的制作方法
技术领域本发明涉及液晶显示技术领域，尤其涉及一种阵列基板、显示装置和阵列基板的制作方法。
背景技术目前的液晶显示器中，对于面板中公共电极的设置有多种情况，其中一种是将公共电极设置在彩膜基板中，还有一种是将公共电极和像素电极都设置于阵列基板上的情况，例如高级超维场开关(Advanced-Super DimensionalSwitching,简称 ADS)技术。ADS技术是通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转。
然而，对于将公共电极和像素电极都设置于阵列基板上的情况，公共电极具有较大的电阻，并且由于公共电极的面积较大，使得公共电极电压的均一性较差。
本发明的实施例提供一种阵列基板、显示装置和阵列基板的制作方法，减小了公共电极的电阻，并且提高了公共电极电压的均一性。为解决上述技术问题，本发明的实施例采用如下技术方案一种阵列基板，包括多个像素单元，每个所述像素单元包括像素电极和公共电极，还包括与所述公共电极位于不同层的金属线；所述金属线所在层与所述公共电极所在层之间设置有绝缘层；所述绝缘层在所述金属线的区域设置有多个过孔，所述金属线通过所述过孔与所述公共电极连接。进一步地，所述金属线位于相邻的像素单元之间。进一步地，所述过孔设置于栅线与所述金属线重叠的区域。进一步地，所述金属线设置于相邻的两列像素单元之间。进一步地，每隔两列像素单元设置一列所述金属线。进一步地，每行像素单元分为多个像素单元组，每个像素单元组由相邻的两个像素单元组成；每行像素单元上方设置有第一栅线，每行像素单元下方设置有第二栅线，所述第一栅线和第二栅线用于分别驱动所述每个像素单元组中的两个像素单元，每个像素单元组中的两个像素单元连接于同一条数据线；相邻的像素单元组之间设置有虚拟数据线，所述金属线为所述虚拟数据线。进一步地，所述过孔设置于相邻两行像素单元之间相邻的第一栅线和第二栅线与所述虚拟数据线重叠的区域。
一种显示装置，包括上述的阵列基板。一种阵列基板的制造方法，包括在基板上形成包括栅线的图案；在形成上述图案的基板上形成第一绝缘层；在形成上述图案的基板上形成包括数据线、金属线和像素电极的图案；在形成上述图案的基板上形成第二绝缘层，并通过构图工艺，在所述第二绝缘层上形成多个过孔；在形成上述图案的基板上形成包括公共电极的图案，所述公共电极通过所述过孔与所述金属线连接。本发明实施例中的阵列基板、显示装置和阵列基板的制作方法，由于通过多个过孔将金属线和公共电极的多个位置相互连接，相当于金属线和公共电极并联，因此减小了公共电极的电阻，并且提高了公共电极电压的均一性。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本发明实施例中一种阵列基板的结构示意图；图2为本发明实施例中另一种阵列基板的结构不意图；图3为图2中AA’向的截面图；图4为图2中BB’向的截面图；图5为本发明实施例中一种阵列基板的制造方法流程图。附图标记说明I-像素电极；2_公共电极；3_金属线；4_过孔；5_数据线；6_栅线。7_第二绝缘层；8_像素单元组；9_玻璃基板；10_第一绝缘层。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。如图I所示，本发明实施例提供一种阵列基板，包括纵向的数据线5和横向的栅线6，数据线5和栅线6交叉定义多个像素单元，每个像素单元包括像素电极I和公共电极2，图I中点状填充区域为公共电极2，在数据线5和栅线6的位置也有公共电极2以连通每个像素单元中的公共电极，在每个像素单元内的像素电极I和公共电极2分别是板状和狭缝状，该阵列基板还包括与公共电极2位于不同层的金属线3，具体地，金属线3可以为如图I所示纵向的线，也可以为横向的线；金属线3所在层与公共电极2所在层之间设置有绝缘层；绝缘层在金属线3的区域设置有多个过孔4，金属线3通过过孔4与公共电极2连接，多个过孔4位于显示区域。需要说明的是，除了图I中所示在每个像素单元内的像素电极I是板状，公共电极2是狭缝状的情况，还可以为像素电极I是狭缝状，公共电极2是板状的情况。本发明实施例中的阵列基板，由于通过多个过孔将金属线和公共电极的多个位置相互连接，相当于金属线和公共电极并联，不仅减小了公共电极的电阻，而且提高了公共电极电压的均一'I"生。进一步地，金属线3可以位于相邻的像素单元之间。使金属线3可以被数据线和栅线处的黑矩阵遮挡，不会影响透过率。进一步地，如图2所示，过孔4可以设置于栅线6与金属线3重叠的区域的位置，便于通过栅线6处的黑矩阵来遮挡过孔4。进一步地，金属线3设置于相邻的两列像素单元之间。金属线3具体的条数和分布方式可以根据成本和公共电极电压的均一性要求来进行设置。进一步地，每隔两列像素单元设置一列金属线3。如图2所示，具体地，上述阵列基板可以为双栅(Dual Gate)阵列基板，即通过两条栅线6来驱动同一行的像素，这样可以将数据线5的数量减半，从而减少了数据IC接头的个数。在双栅阵列基板中，每行像素单元分为多个像素单元组8，每个像素单元组8由相邻的两个像素单元组成；每行像素单元上方设置有第一栅线，每行像素单元下方设置有第二栅线，第一栅线和第二栅线用于分别驱动每个像素单元组8中的两个像素单元，每个像素单元组8中的两个像素单元连接于同一条数据线5 ;相邻的像素单元组8之间设置有虚拟数据线(Dummy Data Line)，虚拟数据线在驱动的过程中没有实际的作用。上述金属线3可以为虚拟数据线。这样可以有效的利用原来在驱动过程中没有实际作用的虚拟数据线作为金属线3以减小公共电极的电阻并提高公共电极电压的均一性。相应的，在双栅阵列基板中，相邻的两行像素单元之间设置有两行栅线6 ;过孔4设置于相邻两行像素单元之间相邻的第一栅线和第二栅线与虚拟数据线重叠的区域。这是因为虚拟数据线较细，不需要太大尺寸的黑矩阵进行遮挡，而制作过孔需要较大的尺寸，如果在虚拟数据线的其他位置制作过孔4，则需要较大尺寸的黑矩阵进行遮挡，从而降低了透过率，而两行栅线6的尺寸足够大以覆盖过孔4，因此不会降低透过率。需要说明的是，可以在每一行像素单元都设置一行过孔4，或者每隔一行才设置一行过孔4。上述过孔4不需要额外的掩膜(Mask)制作过程，因为通常阵列基板的显示区域周边就需要制作过孔，只需要在原来的掩膜版中增加上述过孔4的图形即可实现。本发明实施例中的阵列基板适用于各种将公共电极和像素电极都设置于阵列基板上的显示装置中，例如采用ADS技术的屏幕或者采用平面转换(In-Plane Switching，简称IPS)技术的屏幕，针对不同应用，ADS技术的改进技术有高透过率I-ADS技术、高开口率H-ADS和高分辨率S-ADS技术等，本发明实施例所提供的阵列基板为采用HADS技术显示装置的阵列基板。本发明实施例中的阵列基板，由于通过多个过孔将金属线和公共电极的多个位置相互连接，相当于金属线和公共电极并联，不仅减小了公共电极的电阻，而且提高了公共电极电压的均一'I"生。本发明实施例还提供一种显示装置，包括上述的阵列基板。·本发明实施例中的显示装置，由于阵列基板通过多个过孔将金属线和公共电极的多个位置相互连接，相当于金属线和公共电极并联，不仅减小了公共电极的电阻，而且提高了公共电极电压的均一性。图5所示，本发明实施例还提供一种阵列基板的制造方法，可以用于制造上述各实施例中的阵列基板，该制造方法包括步骤101、参考图2、图3和图4所示，在玻璃基板9上形成包括栅线6的图案；步骤102、在形成上述图案的基板上形成第一绝缘层10 ；步骤103、在形成上述图案的基板上形成包括数据线、金属线3和像素电极I的图案；步骤104、在形成上述图案的基板上形成第二绝缘层7，并通过构图工艺，在第二绝缘层7上形成多个过孔4 ； 步骤105、在形成上述图案的基板上形成包括公共电极2的图案，公共电极2通过过孔4与金属线3连接。具体的阵列基板结构与上述实施例相同，在此不再赘述。本发明实施例中阵列基板的制作方法，由于阵列基板通过多个过孔将金属线和公共电极的多个位置相互连接，相当于金属线和公共电极并联，不仅减小了公共电极的电阻，而且提高了公共电极电压的均一性。另外，对于例如采用ADS技术的像素电极在公共电极上方的阵列基板，也可以采用与本发明实施例类似的制造方法，区别仅在于先制作包括公共电极的图案，在形成上述图案的基板上形成绝缘层，并通过构图工艺，在该绝缘层上形成多个过孔，在形成上述图案的基板上形成包括金属线的图案，金属线通过所述过孔与公共电极连接。以上所述，仅为本发明的具体实施方式
，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
1.一种阵列基板，包括多个像素单元，每个所述像素单元包括像素电极和公共电极，其特征在于，还包括
与所述公共电极位于不同层的金属线；
所述金属线所在层与所述公共电极所在层之间设置有绝缘层；
所述绝缘层在所述金属线的区域设置有多个过孔，所述金属线通过所述过孔与所述公共电极连接。
2.根据权利要求I所述的阵列基板，其特征在于，
所述金属线位于相邻的像素单元之间。
3.根据权利要求I所述的阵列基板，其特征在于，
所述过孔设置于栅线与所述金属线重叠的区域。
4.根据权利要求2所述的阵列基板，其特征在于，
所述金属线设置于相邻的两列像素单元之间。
5.根据权利要求2所述的阵列基板，其特征在于，
每隔两列像素单元设置一列所述金属线。
6.根据权利要求I至5任一所述的阵列基板，其特征在于，
每行像素单元分为多个像素单元组，每个像素单元组由相邻的两个像素单元组成；每行像素单元上方设置有第一栅线，每行像素单元下方设置有第二栅线，所述第一栅线和第二栅线用于分别驱动所述每个像素单元组中的两个像素单元，每个像素单元组中的两个像素单元连接于同一条数据线；
相邻的像素单元组之间设置有虚拟数据线，所述金属线为所述虚拟数据线。
7.根据权利要求6所述的阵列基板，其特征在于，
所述过孔设置于相邻两行像素单元之间相邻的第一栅线和第二栅线与所述虚拟数据线重叠的区域。
8.—种显示装置，其特征在于，包括如权利要求1-7任一所述的阵列基板。
9.一种阵列基板的制造方法，其特征在于，包括
在基板上形成包括栅线的图案；
在形成上述图案的基板上形成第一绝缘层；
在形成上述图案的基板上形成包括数据线、金属线和像素电极的图案；
在形成上述图案的基板上形成第二绝缘层，并通过构图工艺，在所述第二绝缘层上形成多个过孔；
在形成上述图案的基板上形成包括公共电极的图案，所述公共电极通过所述过孔与所述金属线连接。
本发明公开了一种阵列基板、显示装置和阵列基板的制作方法，涉及液晶显示技术领域，减小了公共电极的电阻，并且提高了公共电极电压的均一性。该阵列基板，包括多个像素单元，每个所述像素单元包括像素电极和公共电极，还包括与所述公共电极位于不同层的金属线；所述金属线所在层与所述公共电极所在层之间设置有绝缘层；所述绝缘层在所述金属线的区域设置有多个过孔，所述金属线通过所述过孔与所述公共电极连接。该显示装置包括上述的阵列基板。
文档编号G02F1/767SQ
公开日日 申请日期日 优先权日日
发明者木素真, 李成 申请人:北京京东方光电科技有限公司阵列基板及显示装置的制作方法
专利名称阵列基板及显示装置的制作方法
技术领域本实用新型涉及显示领域，尤其涉及一种阵列基板及显示装置。
技术背景·液晶显示器现已广泛应用于各个显示领域，如家庭、公共场所、办公场及个人电子相关产品等。目前，液晶显示器已经从制作简单、成本低廉但视角较小的扭曲向列(TwistedNematic, TN)型液晶显不器，发展到多维电场(Advanced Super Dimension Switch,AD-SDS,简称ADS)型液晶显示器，以及基于ADS模式提出的高开ロ率的HADS型液晶显示器，无论哪ー种液晶显示器，其液晶面板的制作エ艺都是单独制造阵列(Array)基板和彩膜(Color Filter)基板，然后再将阵列基板和彩膜基板进行对位、成盒(Cell)。发明人发现在阵列基板与彩膜基板对位成盒时，由于对位精度的限制，极易出现对位偏差，而对位偏差又会导致漏光、透过率降低等不良；如果将黑矩阵做的足够宽来避免这些问题，又会损失面板的透过率，増加背光成本。
实用新型内容本实用新型所要解决的技术问题在于提供一种阵列基板及显示装置，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光。为达到上述目的，本实用新型的实施例采用如下技术方案一种阵列基板，包括基板，设置于所述基板上的薄膜晶体管、像素电极，以及钝化层，所述薄膜晶体管包括栅极、栅绝缘层、半导体层、源极和漏扱；所述钝化层覆盖所述薄膜晶体管，所述像素电极设置在所述钝化层的上方，还包括图案化的色阻层和黑矩阵；所述色阻层设置在所述基板与所述栅绝缘层之间，并且分布在所述像素电极对应区域；所述黑矩阵设置在所述钝化层上，并且位于所述色阻层对应区域以外的区域。具体地，所述钝化层及所述钝化层上的所述黑矩阵，在所述薄膜晶体管的漏极对应位置设置有过孔，所述像素电极经所述过孔连接至所述漏扱。可选地，所述阵列基板，还包括公共电极，设置在所述基板与所述栅绝缘层之间，且设置在所述像素电极对应区域。可选地，所述像素电极为狭缝状。可选地，所述的阵列基板，还包括第二钝化层，覆盖在所述黑矩阵及所述像素电极上；公共电极，位于所述第二钝化层上方且设置在所述像素电极的对应区域。所述公共电极为狭缝状。本实用新型还提供一种显示装置，包括上述的任ー阵列基板。本实用新型提供的阵列基板及显示装置，涉及ー种设置有彩膜色阻和黑矩阵的阵列基板，该技术方案通过将图案化的色阻层设置在基板上，黑矩阵设置在钝化层上，降低了阵列基板与彩膜基板对位偏差对透过率的影响，可避免对位偏差导致的漏光，同时钝化层还可以增强黑矩阵与阵列基板之间的粘附性。另外，色阻层可以作为栅极信号线(栅极线)绝缘层，降低栅极线的负载，保证像素充电；黑矩阵可以作为数据信号线(数据线)的绝缘层，降低数据线负载进而降低面板功耗，这对高分辨率产品尤其重要。
图1为本实用新型实施例一提供的阵列基板的断面结构示意图；·
·[0021]图2为本实用新型实施例一中阵列基板的平面结构示意图ー；图3为本实用新型实施例一中阵列基板的平面结构示意图ニ ；图4为本实用新型实施例一中阵列基板在栅线附近的截面结构示意图；图5为本实用新型实施例一中阵列基板在数据线附近的截面结构示意图；图6为本实用新型实施例一中阵列基板制造方法的流程图；图7为本实用新型实施例ニ提供的阵列基板的结构示意图；图8为本实用新型实施例ニ中阵列基板的平面结构示意图；图9为本实用新型实施例ニ中阵列基板的制造方法流程图；图10为本实用新型实施例三提供的阵列基板的结构示意图；图11为本实用新型实施例三中阵列基板的平面结构示意图；图12为本实用新型实施例三中阵列基板的制造方法流程图。附图标记说明10-基板，11-钝化层，12-像素电极，13-色阻层，14-黑矩阵，15-过孔，16-薄膜晶体管，17-数据线，18-栅线，19-公共电极线，20-公共电极，21-栅极，22-栅绝缘层，23-有源层，24-源极，25-漏极，26-第二钝化层。
具体实施方式
本实用新型实施例提供一种阵列基板及显示装置，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，同时还可增强信号线绝缘度，降低面板功耗。本实用新型实施例提供一种阵列基板，该阵列基板包括基板，设置于基板上的薄膜晶体管，像素电极，以及钝化层，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏扱，钝化层覆盖薄膜晶体管，像素电极设置在钝化层的上方，还包括图案化的色阻层和黑矩阵；所述色阻层设置在基板与栅绝缘层之间，并且分布在像素电极对应区域；所述黑矩阵设置在钝化层上，并且位于色阻层对应区域以外的区域。本实施例所述色阻层指覆盖在像素电极对应区域的红/绿/蓝三原色彩膜，本实施例中将色阻层和黑矩阵设置在阵列基板上，其中，色阻层位于阵列基板的基板上，黑矩阵设置在钝化层上，且位于色阻层对应区域(像素电极)以外的区域，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，同时钝化层还可以增强黑矩阵与阵列基板之间的粘附性。另外，色阻层及黑矩阵覆盖在信号线(例如栅线或数据线)之上，还可作为信号线的绝缘层，可降低信号线负载，进而降低面板功耗。
以下结合附图对本实用新型实施例进行详细描述。此处所描述的具体实施方式
仅仅用以解释本实用新型，并不用于限定本实用新型。实施例一如图1所示，本实用新型实施例提供ー种适用于TN产品(TN模式)的阵列基板，该阵列基板包括基板10，设置于基板10上薄膜晶体管，像素电极12，以及钝化层11，所述薄膜晶体管包括栅极(Gate)21，栅绝缘层(GI) 22，有源层(Active) 23，源极(Source) 24和·漏极25 (Drain);钝化层11覆盖薄膜晶体管，像素电极设置12设置在钝化层11的上方，此夕卜，还包括图案化的色阻层13和黑矩阵14 ；·其中，所述色阻层13设置在基板10与栅绝缘层22之间，并且分布在像素电极12对应区域；所述黑矩阵14设置在钝化层11上，并且位于色阻层13对应区域以外的区域。本实施例栅绝缘层在像素电极12对应区域的基板上直接设置有红/绿/蓝色块(色阻层13)，色阻层13上覆盖有栅绝缘层22，栅绝缘层22上覆盖钝化层11，像素电极12隔着栅绝缘层(GI) 22及钝化层11设置在色阻层13的上方。本实施例所述色阻层13，即为铺设在像素电极12对应区域的红/緑/蓝(R/G/B)色块，又称彩膜色阻层；黑矩阵14设置在钝化层11上，且分布在红/绿/蓝色块对应区域之外的区域。具体地紅/緑/蓝色块(色阻层13)覆盖像素电极12的对应区域，如图2中实线A包围的区域；黑矩阵14设置在红/绿/蓝色块(色阻层13)之外的区域，如图3中两条虚线B围成的区域。具体实施中，为防止漏光，紅/緑/蓝色块的覆盖范围一般稍微超出像素电极12的对应区域，与黑矩阵14覆盖区域的相接处存在重叠区域。本实用新型实施例提供的阵列基板，色阻层直接设置在基板上，制作时易获得平整、厚薄一致的红/绿/蓝色块，与现有技术中在彩膜基板的基板上制作色阻层一致，无需克服技术难题；另外，黑矩阵设置在钝化层上，因钝化层的粘附作用，黑矩阵能更牢固地粘合在阵列基板上。因此，本实施例的阵列基板因设置有色阻层和黑矩阵，可降低了阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，从而提高显示装置的透过率及显示效果。另外，如图4所示，为本实施例中TN模式阵列基板在栅线18附近的截面示意图。从图中可知，与现有TN模式阵列基板的结构相比，栅线18上方増加一色阻层13(R/G/B层)，并且色阻层18介电常数较小、厚度较厚，从而使得栅线18与正上方公共电极20 (位于彩膜基板上)间的电容大幅度减小，从而达到降低栅线18上负载，保证像素充电的目的，这对于高分辨率产品尤为重要。还有，如图5所示，为本实施例中TN模式阵列基板在数据线17附近的截面示意图。从图中可知，与现有TN模式阵列基板的结构相比，在数据线17上方増加了ー层黑矩阵14，并且因黑矩阵14层介电常数小、厚度大，从而使数据线17与正上方公共电极20之间的耦合电容，以及数据线17与像素电极(图中未示出)间的耦合电容大幅度减小，从而使数据线17上的负载降低，进而面板功耗降低。其中，钝化层11及钝化层11上的黑矩阵14，在薄膜晶体管的漏极25对应位置设置有过孔15，像素电极12经过孔15连接至漏极25，如图1中所示。本实施例中所述阵列基板上设置有色阻层和黑矩阵，因此阵列基板与彩膜基板对位偏差对透过率的影响得以降低，同时也可避免对位偏差导致的漏光，而且钝化层还可以增强黑矩阵与阵列基板之间的粘附性。另外，色阻层及黑矩阵还可作为信号线的绝缘层，降低信号线负载，进而降低面板功耗。本实用新型实施例还提供ー种适用于TN产品的阵列基板的制造方法，如图6所示，该方法包括步骤101、在基板10上形成栅金属层，采用构图エ艺形成栅线18和栅极21 (为便于理解，请參照图1-5所示)；·本步骤中在基板上形成栅金属层，采用构图エ艺形成栅线和栅极，具体形成方法与现有技术一致，在此不再赘述。步骤102、在像素电极12对应区域形成色阻层13 ；本步骤在像素电极对应区域的基板上形成色阻层，即涂覆红/绿/蓝色块，具体形成方法与现有技术一致。步骤103、按常规流程形成栅绝缘层22、有源层23、源漏电极层(源极24、漏极25及数据线17)、钝化层11;步骤104、形成黑矩阵层，采用构图エ艺在色阻层13对应区域以外的区域形成黑矩阵14 ；本步骤中在钝化层上制备黑矩阵，利用钝化层的粘附作用，将黑矩阵更牢固地固定在阵列基板上。步骤105、制备透明导电膜层，采用构图エ艺形成像素电极12。其中，步骤104中采用构图エ艺在色阻层13对应区域以外的区域形成黑矩阵14，具体为采用构图エ艺在色阻层13对应区域以外的区域形成黑矩阵14，并且在薄膜晶体管的漏极25对应位置设置过孔15，像素电极12经该过孔15连接至漏极25。具体地，针对现有技术中TN模式常用的5Maskエ艺，本实施例提出的阵列基板制造方法主要エ艺流程为形成栅极及栅线一依次形成R/B/G色阻层(三次曝光)一形成栅绝缘层(不需要曝光エ艺)一形成有源层一形成源、漏电极层一形成像素绝缘层(钝化层)一形成黑矩阵层(BM)—形成透明导电膜层(像素电极)，共需经过9次曝光エ艺。另外，针对现有技术中TN模式常用的4Maskエ艺，本实施例提出的阵列基板制造方法主要エ艺流程为形成栅极及栅线一依次形成R/B/G色阻层(三次曝光)一形成栅绝缘层(不需要曝光エ艺)一形成源、漏电极层一形成像素绝缘层(钝化层)一形成黑矩阵层(BM)—形成透明导电膜层(像素电极)，共需经过8次曝光エ艺。其中，有源层与源、漏极以及栅线，通过一次曝光，多次刻蚀形成。本实施例所述阵列基板的制造方法，将色阻层和黑矩阵设置在阵列基板上，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，同时钝化层还可以增强黑矩阵与阵列基板之间的粘附性。另外，色阻层及黑矩阵还可作为信号线的绝缘层，可降低信号线负载，进而降低面板功耗。实施例ニ本实用新型实施例提供ー种适用于ADS产品(ADS模式)的阵列基板，如图7所示，该阵列基板与实施例一所述阵列基板的区别之处在于，还包括公共电极20，设置在基板10和色阻层13之间；另外，因ADS模式阵列基板采用多维电场，因此本实施例中的像素电极12为狭缝状，如图8所示。需要说明的是像素电极可以为板状或者狭缝状，公共电极也是如此，像素电极和公共电极的上下顺序可颠倒，但是在上的电极必须是狭缝状的，在下的电极是板状的。 具体地，该阵列基板包括基板10，设置于基板10上的薄膜晶体管16，薄膜晶体管16包括栅极(Gate) 21，栅绝缘层(GI) 22，有源层(Active) 23，源极(Source) 24和漏极25 (Drain);公共电极20，图案化的色阻层13，钝化层11，像素电极12。其中，钝化层11覆盖在源极24和漏极25上，像素电极12设置在钝化层11上；色阻层13设置在像素电极12对应区域，位于公共电极20之上；黑矩阵14设置在钝化层11上，并且位于色阻层13对应区域以外的区域；钝化层11和黑矩阵14在漏极25对应位置设置有过孔15，像素电极12通过该过孔15连接至漏极25。其中，示例性地，所述ADS模式阵列基板中色阻层13和黑矩阵14的分布区域如图8所示，图中实线A所围区域内设置红/绿/蓝色块(色阻层13)，图中两条虚线B所围区域内设置黑矩阵14。本实施例中提供了一种设置有色阻层和黑矩阵的ADS阵列基板，与现有ADS模式阵列基板相比，本实施例中的阵列基板，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光。而且，与现有ADS模式阵列基板的结构相比，栅线18上方増加一色阻层13(R/G/B层)，数据线17上方増加ー层黑矩阵14，色阻层13作为栅线18的绝缘层，可降低栅极线的负载，保证像素充电；黑矩阵作为数据线17的绝缘层，可降低数据信号线负载进而降低面板功耗，这对高分辨率产品尤其重要。另外，本实施例中的公共电极20可以设置在色阻层13和栅绝缘层22之间，因此公共电极20也可以设置在色阻层13上，且位于栅绝缘层22的下方，即色阻层13和公共电极20的设置位置可上下调换，色阻层13可直接设置在基板上，在色阻层13上再设置公共电极20，不影响本实施例的具体实施效果，因此本实施例对此不做限定。对应地，本实用新型实施例还提供一种阵列基板的制造方法，适用于ADS模式阵列基板，如图9所示，该方法包括步骤201、在基板上形成第一透明导电膜层，采用构图エ艺形成公共电极(为便于理解，以下叙述请參照图7所示)；步骤202、形成栅金属层，采用构图エ艺形成栅线21和栅极；步骤203、制作色阻层13，在像素电极12对应区域形成红/緑/蓝色块；步骤204、按常规流程形成栅绝缘层22、有源层23、源漏电极层和钝化层11 ；步骤205、形成黑矩阵层，采用构图エ艺在色阻层13对应区域以外的区域形成黑矩阵14 ；步骤206、形成第二透明导电膜层，采用构图エ艺形成像素电极12。[0083]本实施例中步骤204形成钝化层11时和步骤205形成黑矩阵14时，均在薄膜晶体管漏极25对应的同一位置设置过孔15，用于像素电极12经该过孔15连接至漏极25。具体地，针对现有技术中ADS模式常用的l+5Maskエ艺，本实施例所述阵列基板制造方法的主要エ艺流程为形成第一透明导电膜层(公共电极Com)—形成栅极及栅线一依次形成R/B/G色阻层(三次曝光)一形成栅绝缘层(不需要曝光エ艺)一形成有源层一形成源、漏电极层—形成像素绝缘层(钝化层)一形成黑矩阵(BM)—形成第二透明导电膜层(像素电极)，共需经过10次曝光エ艺。
而针对现有技术中ADS模式常用的l+4Maskエ艺，本实施例提出的阵列基板制造方法主要エ艺流程为形成第一透明导电膜层(公共电极Com)—形成栅极及栅线一依次形成R/B/G色阻层(三次曝光)一形成栅绝缘层(不需要曝光エ艺)一形成源、漏电极层一形成像素绝缘层(钝化层)一形成黑矩阵(BM)—形成第二透明导电膜层(像素电极)，共需经过9次曝光エ艺。其中，上述形成公共电极与形成栅极的曝光顺序可以进行调换。本实施例中提供了一种设置有色阻层和黑矩阵的ADS阵列基板及其制造方法，与现有ADS模式阵列基板制造エ艺一致，不需要对现有エ艺做出大的改进(只需增加步骤203和205)，制成的阵列基板即可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光。实施例三本实用新型实施例提供ー种适用于HADS产品(HADS模式)的阵列基板，如图10所示，与实施例一所述阵列基板的区别之处在干，该阵列基板还包括第二钝化层26，覆盖在黑矩阵14及像素电极12上；公共电极20，位于第二钝化层26上方且设置在像素电极12的对应区域。另外，因HADS模式阵列基板采用的是多维电场，因此上层的公共电极20为狭缝状，如图11所示。本实施例中HADS模式阵列基板的结构与实施例ニ中的ADS模式阵列基板大致类似，区别仅在于增加了第二钝化层26，并将公共电极20设置在第二钝化层26之上，在此不再详细叙述。其中，示例性地，所述HADS模式阵列基板中色阻层13和黑矩阵14的分布范围如图11所示，图中实线A所围区域内设置红/緑/蓝色块(色阻层13)，图中两条虚线B所围区域内设置黑矩阵14。本实施例中提供了一种设置有色阻层和黑矩阵的HADS阵列基板，与现有HADS模式阵列基板相比，本实施例中的阵列基板，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光。而且，本实施例中阵列基板的栅线18上方增设色阻层13 (R/G/B层)，数据线17上方增设黑矩阵14，色阻层13作为栅线18的绝缘层，可降低栅极线的负载，保证像素充电；黑矩阵作为数据线17的绝缘层，可降低数据信号线负载进而降低面板功耗，这对高分辨率产品尤其重要。对应地，本实用新型实施例还提供一种阵列基板的制造方法，适用于HADS模式阵列基板，如图12所示，该方法包括步骤301、在基板10上形成栅金属层，采用构图エ艺形成栅线21和栅极(为便于理解，以下叙述请參照图10所示)；步骤302、制作色阻层13，在像素电极12对应区域形成红/緑/蓝色块；步骤303、按常规流程形成栅绝缘层22、有源层23、源漏电极层和钝化层11 ；步骤304、形成黑矩阵层，采用构图エ艺在色阻层13对应区域以外的区域形成黑 矩阵14 ；步骤305、形成第一透明导电膜层，采用构图エ艺形成像素电极12 ；步骤306、形成第ニ钝化层26 ；步骤307、制备第二透明导电膜层，采用构图エ艺形成公共电极20。本实施例中的钝化层11和黑矩阵14上，均在薄膜晶体管漏极25对应的同一位置设置有过孔15，像素电极12经该过孔15连接至漏极25。具体地，针对现有技术中HADS模式常用的6Maskエ艺，本实施例所述阵列基板制造方法的主要エ艺流程为形成栅极及栅线一依次形成R/B/G色阻层(需三次曝光)一形成栅绝缘层(无需曝光)一形成有源层一形成源、漏电极层一形成钝化层一形成黑矩阵BM—形成第一透明导电膜层(像素电极)一形成第二钝化层(像素绝缘层)一第二透明导电膜层(公共电极)，共需经过11次曝光エ艺。而针对现有技术中HADS模式常用的5Maskエ艺，本实施例提出的阵列基板制造方法的主要エ艺流程为形成栅极及栅线一依次形成R/B/G色阻层(需三次曝光)一形成栅绝缘层(无需曝光)一形成源、漏电极层一形成钝化层一形成黑矩阵BM—形成第一透明导电膜层(像素电极)一形成第二钝化层(像素绝缘层)一第二透明导电膜层(公共电极)，共需经过10次曝光エ艺。本实用新型提供的阵列基板制造方法，通过将图案化的色阻层13设置在基板10上，黑矩阵14设置在钝化层11上，并增设第二钝化层26，将公共电极20设置在第二钝化层26之上，将彩膜色阻和黑矩阵形成在HADS模式阵列基板上，降低了阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，同时钝化层还可以增强黑矩阵与阵列基板之间的粘附性。另外，同理，色阻层可以作为栅极线绝缘层，降低栅极线的负载，保证像素充电，这对高分辨率产品尤其重要；黑矩阵可以作为数据线的绝缘层，降低数据线负载进而降低面板功耗。本实用新型实施例提供的阵列基板制造方法用于制造上述实施例提供的阵列基板，实际上并不仅限于以上本实施例所述的方式，此处不再一一介绍。实施例四本实用新型实施例提供了一种显示装置，其包括上述实施例所述的任意一种阵列基板。所述显示装置可以为液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。所述显示装置因采用阵列基板上设置有彩膜色阻和黑矩阵，因此可降低阵列基板与彩膜基板对位偏差对于透过率的影响，并且红/绿/蓝三原色色阻层作为栅线绝缘层，可降低栅线的负载，对于保证面板充电具有重要意义，黑矩阵作为数据线绝缘层，可降低数据线负载进而降低面板功耗，这对于现在产品低功耗的要求有重要意义。以上所述，仅为本实用新型的具体实施方式
，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应所述以权利要求的保护范围为准。
权利要求1.一种阵列基板，包括基板，设置于所述基板上的薄膜晶体管，像素电极，以及钝化层，所述薄膜晶体管包括栅极、栅绝缘层、有源层、源极和漏极；所述钝化层覆盖所述薄膜晶体管，所述像素电极设置在所述钝化层的上方，其特征在于，还包括图案化的色阻层和黑矩阵；所述色阻层设置在所述基板与栅绝缘层之间，并且分布在所述像素电极对应区域； 所述黑矩阵设置在所述钝化层上，并且位于所述色阻层对应区域以外的区域。
2.根据权利要求1所述的阵列基板，其特征在于，所述钝化层及所述钝化层上的所述黑矩阵，在所述薄膜晶体管的漏极对应位置设置有过孔，所述像素电极经所述过孔连接至所述漏极。
3.根据权利要求1或2所述的阵列基板，其特征在于，还包括公共电极，设置在所述基板与所述栅绝缘层之间，且设置在所述像素电极的对应区域。
4.根据权利要求3所述的阵列基板，其特征在于，所述像素电极为狭缝状。
5.根据权利要求1或2所述的阵列基板，其特征在于，还包括第二钝化层，覆盖在所述黑矩阵及所述像素电极上；公共电极，位于所述第二钝化层上方且设置在所述像素电极的对应区域。
6.根据权利要求5所述的阵列基板，其特征在于，所述公共电极为狭缝状。
7.—种显示装置，其特征在于，包括权利要求1-6任一项所述的阵列基板。
专利摘要本实用新型公开了一种阵列基板及显示装置，涉及显示领域，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光，同时还可增强信号线绝缘度，降低面板功耗。所述阵列基板，包括基板，设置于基板上的薄膜晶体管，像素电极，以及钝化层；钝化层覆盖薄膜晶体管，像素电极设置在钝化层的上方，还包括图案化的色阻层和黑矩阵；色阻层设置在基板与栅绝缘层之间，并且分布在像素电极对应区域；黑矩阵设置在钝化层上，并且位于色阻层对应区域以外的区域。
文档编号G02F1/737SQ
公开日日 申请日期日 优先权日日
发明者王国磊, 马睿, 胡明 申请人:京东方科技集团股份有限公司, 合肥京东方光电科技有限公司